АЦП (WinWord 7&Visio)

Институт Переподготовки Кадров

Уральского Государственного Технического Университета

Кафедра микропроцессорной техники

Оценка работы

Члены комиссии

АЦП ДЛЯ ИЗМЕРЕНИЯ ФОРМЫ СЛУЧАЙНОГО

ЭЛЕКТРИЧЕСКОГО СИГНАЛА

Курсовая работа

Пояснительная записка

Руководитель

к.т.н. доцент Д.Г.Матюнин

Слушатель

Группа СП-913 А.А.Соколов

ЕКАТЕРИНБУРГ

1997

СОДЕРЖАНИЕ


ПОСТАНОВКА ЗАДАЧИ……………………………………………………-

ВВЕДЕНИЕ……………………………………………………………………………3

1. СТРУКТУРНАЯ СХЕМА АЦП…………………………………4

2. БУФЕРНЫЙ УСИЛИТЕЛЬ…………………………………………6

3. ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ………………7

4. СХЕМА ЗАПУСКА………………………………………………………8

5. АЦП КР1107ПВ2………………………………………………………9

6. КПУ "ЭЛЕКТРОНИКА МС 2702" …………………12

7. ПРОГРАММА РАБОТЫ КОНТРОЛЛЕРА………………13

ЗАКЛЮЧЕНИЕ………………………………………………………………………15

ПРИЛОЖЕНИЕ 1…………………………………………………………………16

ПРИЛОЖЕНИЕ 2…………………………………………………………………17

ПРИЛОЖЕНИЕ 3…………………………………………………………………18

БИБЛИОГРАФИЧЕСКИЙ СПИСОК…………………………………19

ТЕХНИЧЕСКОЕ ЗАДАНИЕ

Проектирование восьмиразрядного быстродействующего АЦП для наблюдения
формы сигнала снимаемого с фэу.

Особые дополнительные сведения: Входное сопротивление 75 ом

Измеряемые входные амплитуды 0(-2В

Измеряемые времена от 10(S до 1 mS

Погрешности в измерении амплитуды и времени не более 5%

-3-

ВВЕДЕНИЕ

Последние десятилетия обусловлены широким внедрением в отрасли народного
хозяйства средств микроэлектроники и вычислительной техники, обмен
информацией с которыми обеспечивается линейными аналоговыми и
цифровыми преобразователями (АЦП и ЦАП).

Современный этап характеризуется больших и сверхбольших интегральных
схем ЦАП и АЦП обладающими высокими эксплуатационными параметрами:
быстродействием, малыми погрешностями, многоразрядностью. Включение БИС
ЦАП и АЦП единым, функционально законченным блоком сильно упростило
внедрение их в приборы и установки, используемые как в научных
исследованиях, так и в промышленности и дало возможность быстрого обмена
информацией между аналоговыми и цифровыми устройствами.

-4-

1. СТРУКТУРНАЯ СХЕМА АЦП

Структурная схема АЦП представлена на рис. 1.1


Структурная схема АЦП




рис 1.1

Она содержит буферный усилитель (БУ), посредством которого
осуществляется развязка высокой входной ёмкости АЦП микросхемы КР1107ПВ2
от источника сигнала. Источник опорного напряжения (ИОН) служит для
питания делителя напряжения в АЦП, для подачи опорных квантованных
напряжений на компараторы. Оцифровка входного аналогового сигнала
осуществляется в АЦП (микросхема КР1107ПВ2), которая преобразует
аналоговый сигнал амплитудой 0(2 В с частотой преобразования не более 20
МГц в восьмибитный выходной код, вид которого определяется програмно,
подачей двухбитного кода на входы 36, 41 микросхемы. Выходной код, через
магистральный усилители (МУ1, МУ2) поступает на порт РВ контроллера
ввода-вывода КР580ВВ55 запрограммированного на ввод, а затем в
зависимости от программы либо в ОЗУ используемого в данной схеме
программируемого  -5-

универсального контроллера (КПУ) "Электроника МС2702", либо через порт
РА, запрограммированного на выход, выводится на сопрягаемый контроллер
для обработки данных \1\.

Седьмой бит порта РС используется как стробирующий АЦП канал. В этот
бит выставляется логическая еденица с частотой, определяемой программой
контроллера.

Запуск АЦП на преобразование реализован программно. При помощи схемы
запуска, содержащей компараторы, срабатывающей от отрицательного сигнала
амплитудой –1мВ до –4В и RS-триггера, выходным сигналом которого
поданным на бит С7 порта РС , запускается программа преобразования АЦП.
Бит С5 порта РС используется как канал сигнала готовности к началу
преобразования.

-6-

2. БУФЕРНЫЙ УСИЛИТЕЛЬ

Характерной особенностью микросхемы КР1107ПВ2 является большая входная
ёмкость (более 100 пф). В связи с этим, при использовании этих микросхем
в измерительных устройсвах возникает необходимость в буферном каскаде
для развязки источника сигнала от емкостной нагрузки. При чем на этот
каскад накладываются весьма жесткие требования по стабильности
коэффициента усиления, термостабильности, полосе пропускания, так же
требуется высокое входное сопротивление, чтобы не вносить погрешности в
измеряемый сигнал или входное сопротивление, равное волновому
сопротивлению кабеля, соединяющего источник сигнала и АЦП.

Схема, указаная на рис. 2.1 может работать с ёмкостью нагрузки до 300
пФ с полосой пропускания до 20 МГц, нелинейность АЧХ - 0,2 ( и
коэффициент передачи равный 1.

Основа буферного неинвертирующего усилителя - дифференциальный каскад,
собранный на транзисторах VT1 и VT2. Нагрузкой его является схема –
"токовое зеркало" на микросборке из двух подобранных по характеристикам
транзисторах (DA1).

На выходе собран эмиттерный повторитель на транзисторе VT6,
согласованный с дифференциальным каскадом и с токовым повторителем VT4.
Резисторы R1-R3 образуют делитель напряжения для подстройки "0" на
выходе усилителя без сигнала на входе. На транзисторах VT3-VT4 и диодах
VD1-VD3 собраны два источника тока для питания дифференциального
каскада и токового повторителя./2/

принципиальная электрическая схема буферного усилителя

Рис 2.1
-7-

3. ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ

Параллельные АЦП, такие как используемая микросхема КР1107ПВ2 построены
на принципе одновременного сравнивания (преобразования) сигнала путём
квантования с помощью набора компараторов, на один вход которых подаётся
исследуемый сигнал, а на другой квантованные по уровню опорного
напряжения. Они создаются прецизионным делителем напряжения , который
питается от внешнего источника опорного напряжения, к нему предъявляются
высокие требования по стабильности выходного напряжения, так как оно в
большей степени определяет погрешность АЦП.

Принципиальная схема источника опорного напряжения представлена на рис.
3.1

Он выдаёт стабилизированное напряжение равное 2В, с точностью 0,01 ( в
диапазоне теиператур от –20 до +40 ( С.

Выходное напряжениеформируется как разница между падением напряжения на
светодиоде VD1 и эмиттерном переходе транзистора VT2. Оба эти напряжения
имеют отрицательный температурный коэффициент 2мВ/град. , в следствии
чего напряжение на резисторах R2 и R3 термостабильно. Транзисторы сборки
VT1, резистор R1 и диод VD2 образуют стабилизатор тока светодиода VD1.
В связи с тем, что температурный коэффициент напряжения светодиода
несколько меньше такого же коэффициента эмиттерного перехода транзистора
VT2, для компенсации разницы стабилизатор выполнен с отрицательным
коэффициентом (за сче диода VD2). Для обеспечения равенства температур
светодиод и транзистор VT2 должны иметь тепловой контакт.

ПРИНЦИПИАЛЬНАЯ СХЕМА ИСТОЧНИКА ОПОРНОГО НАПРЯЖЕНИЯ

Рис. 3.1

 -8-

4. СХЕМА ЗАПУСКА

Для согласования времени прихода сигнала на вход установки и началом
цикла преобразования АЦП служит схема запуска, представленная на рис.
4.1

Схема запуска содержит в себе компаратор, срабатывающий от
отрицательного импульса, амплитудой от –1мВ до –4В и выдающий на выходе
логический сигнал, либо логическую еденицу, амплитудой от 3 до 5В, либо
логический ноль, амплитудой до 0.5В

Для регулировки уровня срабатывания компаратора – исключения
срабатывания от шумов и наводок, служит делитель напряжения на
резисторах R1 и R2, регулировка возможна в пределах от 0 до 4 В.

Сигнал с выхода компаратора подаётся на R-вход RS-триггера
устанавливая уровень логической еденицы на выходе триггера и бите C7
порта РС. Этот бит опрашивается программой контроллера и при
обнаружении на нём логической еденицы начинаетсятактирование АЦП и
запись результата в память контроллера.

При установке в бите С5 порта РС логической еденицы сбрасывается
запускающий сигнал с выхода триггера, схема запуска приводиться в
готовность к новому циклу преобразования.

СХЕМА ЗАПУСКА

Рис. 4.1





 -9-

5. АЦП КР1107ПВ2

Интегральная полупроводниковая микросхема КР1107ПВ2 представляет собой
быстродействующий восьмиразрядный аналогоцифровой преобразователь с
частотой преобразования до 20 МГц. Микросхема предназначена для
преобразования входных аналоговых сигналов в диапазоне отрицательных
напряжений от –2В до 0В в один из кодов параллельного считывания: прямой
двоичный, обратный двоичный, прямой дополнительный, обратный
дополнительный.

Построение АЦП по полностью параллельной схеме позволяет получить
максимальное быстродействие при минимальной динамической погрешности без
использования внешней схемы выборки хранения во всем диапазоне частоты
преобразования.

Выходные уровни и уровни управляющих сигналов АЦП соответствуют уровням
ТТЛ.

Конструктивно ИС КР1107ПВ2изготовлена в металлокерамическом корпусе с
64 выводами типа 2136.64-1. Особенностью корпуса является наличие
радиатора, выполненного в виде анодированной пластины из аллюминевого
сплава. Такая конструкция обеспечивает работу микросхемы в диапазоне
температур –10 ( +70 (С.

Назначение выводов ИС КР1107ПВ2

Опорное напряжение U1

Вход (аналоговый сигнал)

Общий (аналоговая земля)

Вход корректировки нелинейности

Опорное напряжение U2

Напрежение питания Uп1

Общий (цифровая земля)

Тактовый сигнал

Выход 8 (младший разряд)

Выход 7

Выход 6

Выход 5

Управление выходным кодом, вход 2

Выход 4

Выход 3

Выход 2

Выход 1 (старший разряд)

Управление выходным кодом, вход 1

Напряжение питания Uп2

11

13, 15, 16, 18, 20

14, 19

17

22

28, 43

29, 42

30

32

33

34

35

36

37

38

39

40

41

47-50





Основные электрические параметры

-10-

Напрежение питания Uп1

Напрежение питания Uп2

Выходное напряжение высокого уровня

Выходное напряжение низкого уровня

Напрежение смещения "0" на выходе

Абсолютная погрешность преобразования в конечной точке шкалы

Дифференциальная нелинейность

Напрежение источника U1

Напряжение источника U2

Максимальное время преобразования

Максимальная частота преобразования

Апертурная неопределенность

Входная ёмкость

5В

-6В

>2.4B

>0.4B

-0.1(0.1B

-0.1(0.1B

-1(1 ЕМР

-0.1(0.1B

-2В

<100нS

(20МГц

<60пS

<300пФ



Обобщенная схема паралелльного АЦП КР1107ПВ2 представлена на рисунке
5.1 /3/

ОБОБЩЕННАЯ СХЕМА ПАРАЛЛЕЛЬНОГО АЦП

Рис. 5.1

 -11-

Микросхема состоит из резистивного делителя опорных напряжений, 256
стробируемых компараторов, дешифратора кодов компараторов, логических
схем управления выходным кодом и выходного регистра хранения.

Виды выходных кодов и соответствующие им уровни напряжений на входах 36
и 41 представлены в таблице 5.1

Таблица 5.1

Таблица выходных кодов АЦП КР1107ПВ2

ТИП КОДА Логические уровни

36 41

Прямой двоичный

Обратный двоичный

Прямой с дополнением до двух

Обратный с дополнением до двух

1

0

1

0 1

0

0

1



-12-

6. КПУ "ЭЛЕКТРОНИКА 2702"

Универсальный программируемый контроллер "ЭЛЕКТРОНИКА 2702" построен
на основе микропроцессора К580ВМ80, содержит в своем составе два
контроллера ввода-вывода, два программируемых таймера, контроллер
прямого доступа к памяти, контроллер прерываний, микросхемы постоянной и
оперативной памяти, схемы логики управления. Управление контроллера
осуществляется с клавиатуры, результаты отображаются на дисплее.

Контроллер оперирует восьмибитным параллельным кодом, имеет сорок
восемь двунаправленных программируемых канало ввода-вывода. Контроллер
может осуществлять следующие операции:

1. Опрос портов ввода-вывода и запись информации из них в ОЗУ.

2. Запись в порты ввода-вывода информации из ОЗУ.

3. Все операции с памятью характерные для процессора К580ВМ80 и

определяемые набором его команд.

-13-

7. ПРОГРАММ РАБОТЫ КОНТРОЛЛЕРА

Программа, обеспечивающая работу контроллера и АЦП должна:

1. Предусматривать программное изменение выходного кода АЦП.

2. Стробировать АЦП и записывать результаты в ОЗУ с заданной программно


частотой.

3. Предусматривать программное изменение памяти, отводимой для записи

сигнала.

4. Опрашивать один из портов в ожидании сигнала начала преобразования.

5. Сбрасывать схему запуска в исходное состояние выставлением в одном из


каналов порта сигнала готовности.

Блок-схема программы представленна на рис. 7.1

Полный листинг программы с пояснениями приведен ниже

MVI A, 8A;

OUT F7 ;

MVI A, 20;

OUT F6 ;

M1: IN F6 ;

ANI A, 80;

JN M1 ;

LXI H, 2200;

M3: MVI A, 43;

OUT F6 ;

MVI 03 ;

OUT F6 ;

IN F5 ;

MOV M, A;

M2: MVI B, XX;

DCR B ;

NOP ;

NOP ;

NOP ;

JNZ M2 ;

MVI A, 29;

CMP H ;

INX H ;

JNZ M3 ;

HALT

-14-

БЛОК – СХЕМА ПРОГРАММЫ РАБОТЫ АЦП

Рис. 7.1

 -15-

ЗАКЛЮЧЕНИЕ

В результате проделанной работы спроектировано восьмиразрядное
параллельное АЦП для наблюдения формы случайного сигнала, снимаемого с
ФЭУ. Данные с АЦП через программируемый контроллер могут передаваться в
микропроцессорную систему компьютера для наблюдения и обработки.
Установка соответствует заданным техническим условиям, позволяет
обрабатывать входные сигналы отрицательной полярности амплитудой от 0 до
–2 В и длительностью более 10(S. Выходные данные представляются
восьмиразрядным кодом с максимальной погрешностью по амплитуде не более
5% и по длительности не более 3%.

-16-

Приложение 1



БУФЕРНЫЙ УСИЛИТЕЛЬ

Поз.

обозн. ОБОЗНАЧЕНИЕ Кол-во Примечание







ТРАНЗИСТОРЫ



DA1 КТС 3101А 1

VT1-VT3 КТ 315Г 3

VT4 КП 103Е 1

VT5,VT6 КТ 315Г 2



ДИОДЫ



VD1,VD2 КС 170А 2

VD3 КД 521 1

VD4 КС 170А 2



КОНДЕНСАТОРЫ



C1-C3 Н70 –0,15 (10% х160В 3

C4,C5 Н50-6 –50,0 (10% х20В 2

C6,C7 Н70 –0,15(10% х160В 2



РЕЗИСТОРЫ



R1 МЛТ-0,25-1,2К (10% 1

R2,R3 МЛТ-0,25-620 (10% 2

R4 СП4-1б–330 (10% 1

R5 МЛТ-0,25-620 (10% 1

R6 МЛТ-0,25-330 (10% 1

R7 МЛТ-0,25-3 К (10% 1

R8 МЛТ-0,25-47 (10% 1

R9 МЛТ-0,25-11 (10% 1

R10 МЛТ-0,25-47 (10% 1

R11 МЛТ-0,25-11 (10% 1

R12 МЛТ-0,25-3,6К (10% 1

R13 МЛТ-0,25-1,8К (10% 1

R14 МЛТ-0,25-470 (10% 1

R15 МЛТ-0,25-1,8К (10% 1

R16 МЛТ-0,25-30 (10% 1

R17 МЛТ-0,25-1,3К (10% 1

R18 МЛТ-0,25-43 (10% 1

R19 МЛТ-0,25-8,2 (10% 1

R20 МЛТ-0,25-82 (10% 1



-17-

Приложение 2



ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ

Поз.

обозн. ОБОЗНАЧЕНИЕ Кол-во Примечание







ТРАНЗИСТОРЫ



VT1 КТС 3101А 1

VT2 КТ 315Г 1



ДИОДЫ



VD1 АЛ 307Б 1

VD2 КД 521А 1



РЕЗИСТОРЫ



R1 МЛТ-0,25-620 (10% 1

R2 СП4-1б–200 (10% 1

R3 МЛТ-0,25-2,2К (10% 1



-18-

Приложение 3



СХЕМА ЗАПУСКА

Поз.

обозн. ОБОЗНАЧЕНИЕ Кол-во Примечание







МИКРОСХЕМЫ



DD1 К 521CА 1

DD2 K 555 TM2 1



РЕЗИСТОРЫ



R1 МЛТ-0,25-1К (10% 1

R2 МЛТ-0,25-2,2K (10% 1



-19-

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

Федерков Б.Г., Телец В.А., Микросхемы ЦАП и АЦП: функционирование,

параметры, применение. М.: Энергоиздат, 1990. –320с.

Валах В.В., Григорьев В.Ф., Быстродействующие АЦП для измерения формы
случайных сигналов М.: Приборы и техника эксперемента. 1987. №4 с.86-90

Быстродействующие интегральные микросхемы ЦАП и АЦП и измерение их
параметров. Под редакцией Марцинкявючеса. М.: Радио и связь. 1988

–224с.

Установление режима работы адаптера

"1" в бит С5 порта РС – сброс триггера сигнал готовности

Выделен бит С7, если А=0 нет пуска – ожидание

А(0 – пуск

Начало области памяти под запись

03 - тип выходного кода

40 – сигнал стробируемый в бите С6

Оставлен сигнал вида выходного кода

Не сброшен сигнал стробирования

Опрос порта РВ, запись из него данных в ОЗУ с адресом в HL

Программа временной задержки для стробирования

АЦП

ХХ = 01H TCИ = 1 (S

ХХ = 10H TCИ = 10 (S

ХХ = 1FH TCИ = 100 (S

ХХ = 2EH TCИ = 1 Ms

Проверка конца памяти, адрес в Н 2900